테스트·검증PCT5801 · DeepTouch1000 · 마더보드 · PSTA20K
니들 조립니들 조립과 레이저 미세 용접
세정·재검사세정과 3방향 재검사
스마트 보관보관과 추적
프로버 서비스정보 박스 · uP200A · 중고 장비
프로브 카드 공장MEMS 프로브 카드 제조와 검증 · 21개 공정
CP 공장프로버, 테스터 도킹과 노후 장비 개조 · 17개 공정CMOS 이미지 센서 테스트 솔루션
사이트마다 APU 이미지 처리 보드를 1장씩 두고, 이미지를 사이트 로컬에서 처리하는 솔루션입니다.
개념 모델, EVA100 실물 아님
주요 수치
- 메모리 · 사이트당
- 4GB DDR대역폭 25.6 G/s (자료 기재값)
- 이미지 인터페이스
- 1.5Gbpslane당 · MIPI CSI-2 D-PHY
- 연산 능력 · 사이트당
- 400GFLOPS4코어 ARM + 128 GPU 코어
- 데모 처리 시간
- 약 100ms3264 × 2464 · 8프레임
연산 능력을 사이트로
이미지 센서 테스트의 병목은 이미지 데이터 자체입니다. 프레임이 커지고 사이트가 많아질수록 워크스테이션으로 되돌려 처리하는 것만으로 택트를 소모합니다.이 솔루션은 EVA100 플랫폼에서 사이트마다 이미지 보드를 두어 알고리즘을 로컬에서 실행하므로 사이트 간에 서로 기다리지 않습니다.
적용 분야
멀티 사이트 병렬 CIS 테스트
사이트별로 이미지 데이터를 독립 처리해 집중 전송에 따른 통신 오버헤드를 피하며, trim 계열 작업에 특히 적합합니다.
이미지 인터페이스 수집
MIPI CSI-2 D-PHY 1/2/4 data lane으로 이미지를 수집합니다. DVP 10/12 bit와 LVDS는 확장 옵션이며 RGB, YUV, RAW 포맷군을 커버합니다.
알고리즘 로컬 실행
데모 조건에서 3264 × 2464, 8프레임 이미지의 알고리즘 처리가 약 100 ms입니다.
프로젝트별 정의
테스트 항목 목록, 판정 방법과 납품 형태는 구체적인 엔지니어링에 따라 정합니다.
프로젝트 개시 후 진행 (개념)
- 소자와 인터페이스 확인센서 출력 인터페이스, 이미지 포맷, 사이트 수와 목표 택트를 정합니다.
- APU와 광원 구성사이트 수에 맞춰 이미지 보드, 제어 광원과 EVA100 리소스를 구성합니다.
- 알고리즘과 시퀀스 개발이미지 처리 알고리즘은 APU에 탑재하고 테스트 시퀀스는 EVA100에서 실행합니다.
- 솔루션 검증데모와 샘플로 택트와 데이터 경로를 검증한 뒤 납품 형태를 정의합니다.
사양
구체적인 구성은 소자 인터페이스, 이미지 포맷, 사이트 수와 엔지니어링 조건에 따라 정합니다.
전체 사양표 (9개 항목)
| 항목 | 사양 / 구성 | 설명 |
|---|---|---|
| 시스템 아키텍처 | EVA100 테스터 + 사이트별 Image Board(APU) + 제어 광원 | 테스터와 이미지 보드는 Ethernet으로 연결 |
| APU 구성 | AI 멀티코어 프로세서 + FPGA 플렉시블 로직 | 사이트당 4코어 ARM 64 bit + 128 GPU 코어, 256 / 512 코어로 업그레이드 가능 |
| 연산 능력 | 400 GFLOPS, 20 TFLOPS까지 업그레이드 가능 | 코어는 대형 팹리스의 성숙한 AI SoC |
| 메모리 | 사이트당 4 GB DDR, 대역폭 25.6 G/s (자료 기재값) | 8 GB / 51.2 G/s로 업그레이드 가능 |
| 이미지 인터페이스 | MIPI CSI-2 D-PHY: 1/2/4 data lane + 1 clock lane, lane당 최대 1.5 Gbps | 2.5 Gbps/lane로 업그레이드 가능, DVP 10/12 bit와 LVDS는 자료에 기재된 확장 옵션 |
| 이미지 포맷 | RGB888 / RGB666 / RGB565；YUV422-8b / YUV444-8b；RAW6 / 7 / 8 / 10 / 12 / 14 | 소자 출력 포맷에 맞춰 구성 |
| 소프트웨어 스택 | EVA 테스트 시퀀스 / 이미지 처리 API / 광원 API / APU 드라이버 | EVA100 시스템 소프트웨어 위에서 실행 |
| 데모 결과 | 3264 × 2464, 8프레임, 알고리즘 실행 약 100 ms | 교육 자료에 기재된 데모 조건 |
| 로드맵 방향 | D-PHY는 2.5 Gbps/lane, C-PHY는 trio당 2.5 Gsym/s로 발전 | 자료에 기재된 로드맵 시점은 2021년이며 현황은 엔지니어링 확인에 따름 |
내용은 2022년 EVA100 교육 자료의 CMOS 이미지 센서 솔루션 장(시스템 아키텍처, APU 사양과 데모 데이터)에 근거하며, 납품 형태는 구체적인 프로젝트별로 정의합니다. 기재되지 않은 지표는 기술 사양서에 따릅니다.
이 솔루션은 Advantest EVA100 플랫폼을 기반으로 합니다. EVA100은 Advantest 제품이며 명칭은 솔루션이 적용되는 플랫폼을 밝히기 위해서만 기재하고, 원제조사의 승인·인증·보증을 받았음을 뜻하지 않습니다. 이미지 처리 보드(APU)의 엔지니어링 주체 자료는 명시되어 있지 않으므로 이 페이지는 자체 개발을 주장하지 않습니다.
관련 콘텐츠
소자 인터페이스, 이미지 포맷과 목표를 엔지니어링 팀에 알려주십시오
샘플, 보유 장비, 현재 문제와 목표 takt를 알려주시면 1영업일 이내에 접수 여부를 안내합니다.