Probing Semiconductor
반도체 테스트 시스템 장비 비주얼(EVA100 실물 아님)

디지털·믹스드 시그널 테스트 시스템 · E-Model / P-Model

Advantest EVA100 애플리케이션·테스트 엔지니어링

EVA100은 Advantest의 특성 평가·성능 평가·양산 테스트용 디지털·믹스드 시그널 테스트 시스템으로, 엔지니어링용 E-Model과 양산용 P-Model로 나뉩니다. Probing은 그 대리점·디스트리뷰터로서 실제 보드와 소자 사양에 기반해 테스트 프로그램을 개발하며, CP, FT, IP 검증과 불량 분석을 커버하고 Sequence, Timing, Level, Device Block, 가상 계측기와 Shmoo로 디버깅을 수행합니다.

기술 문의 보내기클린룸에서 보기관련 장비 보기
장비 카테고리 비주얼이며 EVA100 실물이 아닙니다. 실물 외관은 Advantest 카탈로그 기준입니다. 보드, 계측 리소스, 소프트웨어 기능은 실제 시스템 구성에 따라 확인합니다.
기종E-Model / P-Model
디지털 채널128ch ~ 1024ch
핀별 리소스PPMU −1.25~+7 V, ±32 mA
아날로그·고전압±64 V / ±128 V / 1000 V
각 항목의 문장 설명
기종
엔지니어링 개발형 / 양산형
디지털 채널
100 Mbps, 더블 클록 200 MHz
핀별 리소스
DM64 모듈당 64채널
아날로그·고전압
AVI · MVI · HVI 모듈
장비 및 엔지니어링 솔루션

적용 분야

다음 테스트·엔지니어링 업무에 적용됩니다.

소자 테스트 프로그램 개발

엔지니어링 검증과 불량 분석

CP/FT 플로 이관

각 항목의 문장 설명
소자 테스트 프로그램 개발
MCU, 로직, PMIC, 센서 등 소자를 대상으로 사양서, 보드, 테스트 리소스에서 테스트 항목과 판정값을 수립합니다.
엔지니어링 검증과 불량 분석
가상 계측기, 시퀀스, Shmoo로 전압·전류·타이밍·마진 문제를 특정합니다.
CP/FT 플로 이관
장비 리소스, 인터페이스 보드, 테스트 프로그램, 데이터 출력을 정리해 검수 가능한 이관으로 만듭니다.
SPECIFICATIONS

주요 사양

최종 구성은 카드, 인터페이스, 설치 조건과 인수 항목에 맞춰 결정합니다.

기종 구성E-Model 엔지니어링형; P-Model 양산형테스트 유닛은 E-Model 1대; P-Model 최대 4대
디지털 채널E-Model 128ch(DM64×2); P-Model 256~1024chbase rate 100 Mbps, 더블 클록 200 MHz
Pattern memory128 MW; SCAN 채널 링크 최대 2 GW서브루틴, 페일 분석, 디지털 캡처 메모리 포함
DM64 모듈당 리소스PPMU 64ch(−1.25~+7 V, ±32 mA); DPS 4ch(−6~+7 V, −400~+500 mA); VPP 16ch 최대 13.5 V; TMU 8ch 최대 200 MHz그 외 PDPS 64ch(−1.25~+7 V, ±64 mA, 병렬 동작), CPMU, 18 bit AWG/DGT, 레퍼런스 전원
아날로그 소스·측정 모듈AVI 6ch: ±64 V 또는 −32~+96 V, 최대 ±500 mA; MVI 2ch: ±128 V, 전류 측정 최대 5 A; HVI 1ch: 1000 V 플로팅 출력AVI/MVI 전류 측정 최소 분해능 62.5 pA
파형 발생·수집LF: AWG 200 ksps/24 bit, DGT 625 ksps/24 bit; HF: AWG 512 Msps/16 bit, DGT 250 Msps/16 bitHF 정현파 0.1 Hz~200 MHz, 최대 6 Vpp, 저왜곡 <−100 dB @ 1 MHz
전체 사양표 보기
항목사양 / 구성비고
오실로스코프SCAP 4ch: 1 Gsps, 대역폭 500 MHz(PB 직결 50 Ω, BNC 1 MΩ 입력은 300 MHz), 채널당 8000 샘플고속 샘플링 모드 2 Gsps/2ch
프로토콜·인터페이스 제어I2C, SPI, JTAG와 임의 프로토콜; GCM 8ch, 레지스터 맵에 따라 소자 제어옵션으로 SENT, PSI5, CAN/CANFD/LIN 지원
전원·제어 인터페이스E-Model: 100–240 V 단상, PCIe 인터페이스; P-Model: 200 V 단상, 광섬유 인터페이스ACDC Box가 48 V DC로 테스트 유닛에 급전
치수·중량테스트 유닛 Mini 220×472×206 mm / Standard 363×472×206 mm, 약 8.2~19.4 kgACDC Box, AC-CONT, 워크스테이션은 별도
적용 소자MCU, 소형 FPGA/ASIC, 표준 로직, 지문 IC, 디지털 센서, Flash와 LDO, DC-DC, 오피앰프 등 아날로그 소자디지털·아날로그 모듈은 구성 예에 따라 조합
소프트웨어Measurement Atelier; 옵션으로 System Software Pro, STILReader Plus, CATVert VCD와 양산 환경 도구Windows 10, 그래픽 기반 개발·디버깅
엔지니어링 납품환경 점검, 인터페이스 보드, 테스트 프로그램, Golden sample, 보고서, 교육범위는 기술 계약서에서 명확화
WORKFLOW

운영 절차

  1. 01

    시스템과 소자 인벤토리

  2. 02

    테스트 항목과 리소스 매핑

  3. 03

    프로그램 개발과 디버깅

  4. 04

    Golden sample과 납품

각 항목의 문장 설명
시스템과 소자 인벤토리
EVA100 구성, 보드, 인터페이스, 소자 사양, 기존 프로그램을 확인합니다.
테스트 항목과 리소스 매핑
사양 항목을 전원, 디지털, 믹스드 시그널, 클록 리소스에 매핑합니다.
프로그램 개발과 디버깅
시퀀스, 타이밍, 레벨, 디바이스 블록, Shmoo로 검증을 완료합니다.
Golden sample과 납품
이미 알려진 샘플로 결과를 대조하고 보고서, 버전 관리, 현장 교육을 완료합니다.
FAT / SAT

프로젝트 진행

01

샘플 평가

02

기술 사양서

03

FAT

04

SAT

각 항목의 문장 설명
샘플 평가
대상, 인터페이스, 현재 상태, 불량 유형과 평가용 샘플을 확인합니다.
기술 사양서
장비 구성, 측정 방법, 판정값, 택트, 데이터 연계와 책임 범위를 확정합니다.
FAT
합의한 샘플로 기능, 반복성, 보고서와 이상 처리를 확인합니다.
SAT
현장 연결, 교육, 상하위 인터페이스와 잔여 문제 처리를 완료합니다.
CONFIGURATION

구성 및 인수 조건

시스템 구성, 선택 기능과 인수 조건을 아래에 정리했습니다.

파라미터 출처

본 페이지의 하드웨어 파라미터는 Advantest 공개 카탈로그 'EVA100'(Bulletin No. EVA100-A11C, 2020년 1월, 중국어 간체판)에 근거합니다. 카탈로그에는 제품 사양과 외관이 예고 없이 변경될 수 있다고 명시되어 있습니다.

자체 개발과 대리의 경계

EVA100은 Advantest 제품이며, Probing은 그 대리점·디스트리뷰터로서 기계 통합, 애플리케이션 엔지니어링, 테스트 프로그램 개발을 담당합니다.

구성 확인

실제 보드, 계측 리소스, 소프트웨어 기능은 대상 시스템의 실제 설치 구성 기준이며, 납품 범위는 기술 계약서에서 정의합니다.

카드 사양과 연결 조건을 알려주십시오

샘플, 기존 장비, 현재 문제와 목표 택트를 보내주십시오. 1영업일 이내에 접수 여부를 안내합니다.

기술 문의 보내기PSTA20K 초다채널 소켓 테스터