Probing Semiconductor 中文 / EN / 日本語 / 한국어 プロジェクト相談
開発中

CMOSイメージセンサー試験ソリューション

本ソリューションは、サイトごとにAPU画像処理ボードを1枚配置し、画像をサイトでローカル処理します。

技術相談を送る EVA100 アプリケーションとテストエンジニアリング →
EVA100テスターのケーブル接続位置の工場モデル イメージモデル · EVA100の実機ではありません

主要な数値

メモリ · サイトあたり
4GB DDR帯域 25.6 G/s（資料記載値）
画像インターフェース
1.5Gbpslane あたり · MIPI CSI-2 D-PHY
演算能力 · サイトあたり
400GFLOPS4コアARM + 128 GPUコア
デモ処理時間
約 100ms3264 × 2464 · 8フレーム

演算をサイトに置く

イメージセンサー試験のボトルネックは画像データにあります。フレームが大きく、サイト数が増えるほど、ワークステーションに戻して処理するだけでタクトを消費します。本ソリューションはEVA100プラットフォーム上でサイトごとに画像ボードを配置し、アルゴリズムをローカルで実行するため、サイト間で待ち合わせが生じません。

ソリューションのアーキテクチャ図：EVA100テスターがEthernetで各サイトのImage Board（APU）に接続し、各画像ボードはMIPI CSI-2またはDVPでそのサイトのイメージセンサーから画像を取り込み、制御光源で照明する EVA100 テスター EVAテストシーケンス · 光源API · 画像処理API Ethernet Image Board（APU） サイト1 · ローカルアルゴリズム Image Board（APU） サイト2 · ローカルアルゴリズム Image Board（APU） サイトn · ローカルアルゴリズム サイト間は完全に独立 MIPI CSI-2 / DVP イメージセンサー イメージセンサー イメージセンサー サイトごとに制御光源 · 画像フォーマット RGB / YUV / RAW
イメージ図：2022年のEVA100トレーニング資料のシステムアーキテクチャに基づいて描いています。ソリューションのハードウェア形態は実際のエンジニアリング定義に基づきます。

適用分野

マルチサイト並列CIS試験

サイトごとに画像データを独立して処理し、集中転送に伴う通信オーバーヘッドを回避します。trim系の操作にとくに適しています。

画像インターフェースによる取り込み

MIPI CSI-2 D-PHY の 1/2/4 data lane で画像を取り込みます。DVP 10/12 bit と LVDS は拡張オプションで、RGB、YUV、RAW のフォーマット群をカバーします。

アルゴリズムのローカル実行

デモ条件では3264 × 2464、8フレームの画像に対するアルゴリズム処理が約100 msです。

案件ごとに定義

テスト項目リスト、判定方法、納入形態は個別のエンジニアリングプロジェクトで確定します。

プロジェクト化後の進め方（イメージ）

  1. デバイスとインターフェースの確認センサー出力インターフェース、画像フォーマット、サイト数、目標タクトを確定します。
  2. APUと光源の構成サイト数に応じて画像ボード、制御光源、EVA100リソースを構成します。
  3. アルゴリズムとシーケンスの開発画像処理アルゴリズムはAPUに配置し、テストシーケンスはEVA100で実行します。
  4. ソリューション検証デモとサンプルでタクトとデータパスを検証し、その後に納入形態を定義します。

仕様

具体的な構成は、デバイスのインターフェース、画像フォーマット、サイト数、エンジニアリング条件に応じて決定します。

仕様表をすべて表示（9項目）
項目仕様 / 構成仕様・構成
システムアーキテクチャEVA100テスタ + サイトごとのImage Board（APU）+ 制御光源テスタと画像ボードはEthernetで接続
APU構成AIマルチコアプロセッサ + FPGAフレキシブルロジックサイトあたり4コアARM 64 bit + 128 GPUコア、256 / 512コアへアップグレード可
演算能力400 GFLOPS、20 TFLOPSまでアップグレード可コアは大手ファブレスの成熟した AI SoC
メモリサイトあたり 4 GB DDR、帯域 25.6 G/s（資料記載値）8 GB / 51.2 G/s へアップグレード可能
画像インターフェースMIPI CSI-2 D-PHY：1/2/4 data lane + 1 clock lane、最大1.5 Gbps/lane2.5 Gbps/lane へアップグレード可能。DVP 10/12 bit と LVDS は資料上の拡張オプション
画像フォーマットRGB888 / RGB666 / RGB565；YUV422-8b / YUV444-8b；RAW6 / 7 / 8 / 10 / 12 / 14デバイスの出力フォーマットに合わせて設定
ソフトウェアスタックEVAテストシーケンス / 画像処理API / 光源API / APUドライバEVA100システムソフトウェア上で動作
デモ結果3264 × 2464、8フレーム、アルゴリズム実行約100 msトレーニング資料に記載のデモ条件
ロードマップの方向D-PHYは2.5 Gbps/laneへ、C-PHYは2.5 Gsym/s per trioへ進化資料に記載のロードマップ時点は2021年で、現状はエンジニアリングでの確認が必要

内容は2022年のEVA100トレーニング資料のCMOSイメージセンサー・ソリューション章（システムアーキテクチャ、APU仕様、デモデータ）に基づき、納入形態は案件ごとに定義します。記載のない指標は技術仕様書で取り決めます。

本ソリューションはAdvantest EVA100プラットフォームに基づきます。EVA100はAdvantestの製品で、名称はソリューションの適用プラットフォームを示すためにのみ記載しており、メーカーによる許諾、認証または推奨を受けていることを示すものではありません。画像処理ボード（APU）のエンジニアリング主体は資料に明記されておらず、本ページでは自社開発の主張は行いません。

関連ページ

EVA100 アプリケーションとテストエンジニアリングAdvantest EVA100 デジタル・ミックスドシグナルテストシステムと、テストプログラム開発。 試験・検証PCT5801、DeepTouch1000、適合マザーボード、PSTA20K。 PSTA20K ソケットテスターEVA100を試験フロントエンドとし、5,000チャネルを超えるパッケージソケットに対応。

デバイスのインターフェース、画像フォーマット、目標をエンジニアリングチームへ

サンプル、既存装置、現在の課題、目標タクトをお知らせください。1営業日以内に受領をご連絡します。

技術相談を送る