アナライザではなく、試験システム
PCT5801 プローブカード試験システム
PCT5801はATEとプローブカードの間に位置し、フル機能ATE、リレーマトリクス、motherboard、カードでエンドツーエンドの試験経路を構成します。静的な抵抗測定にとどまらず、プロジェクトで指定された tester の電気リソース、motherboard 配線、制御リソース条件を再現するため、Open、Short、nA級リーク、制御リソース、TDR伝送時間まで対応できます。
設置現場の実写。PCT5801 テスタキャビネットとプローバが並び、ウェーハ全面の結果が隣のスクリーンに表示されています。
各項目の文章説明
- カード側ピン数
- 現行プラットフォーム容量。v2 アーキテクチャ目標 300,000
- ATEリソース
- フル機能ATEフロントエンド
- リレーマトリクス
- モジュール式チャネル拡張
- カード接続
- Bridge Beam圧接構造
装置・エンジニアリングソリューション
適用分野
プローブカードの製造、試験、保守における主な適用分野です。
出荷・修理後の電気検査
ATE投入前の確認
高チャネル化
各項目の文章説明
- 出荷・修理後の電気検査
- Open、Short、Leakage、制御リソースを確認し、追跡可能な結果を作成します。
- ATE投入前の確認
- 生産testerを使用する前に、motherboard、チャネル、基本電気状態を確認します。
- 高チャネル化
- 1,024チャネルモジュールを単位に、カードとラック構成に合わせて拡張します。
SPECIFICATIONS
主な仕様
最終構成は、カード、インターフェース、設置条件、受入項目に合わせて決定します。
仕様表をすべて表示
| 項目 | 仕様・構成 | 補足 |
|---|---|---|
| 構成可能な試験リソース | 電流モジュール、電圧電流ソースメジャー、デジタルI/O、任意波形発生器とデジタイザ、信号キャプチャモジュール | 試験項目により選択 |
| 仮想計測器 | ソースメジャー、デジタイザ、オシロ・スペクトラム解析、Pin Map表示 | ソフトウェア計測パネル |
| 操作画面 | グラフィカルでカスタマイズ可能なGUI | 試験フローと表示を運用に合わせて調整 |
| チャネルの定義 | 仕様上の試験チャネル数はテスタ側の電気信号数であり、プローブカードのピン数とは一致しません | チャネル数をそのままピン数として読まないための注記 |
| デジタル性能 | 標準 16,384 チャネル、最大構成 65,536（マトリクス走査式テストパス） | チャネルはテスタ側の走査信号でありプローブカードのピン数ではありません。同時に動作する計測リソースは搭載ユニットによります |
| ソフトウェアツール | グラフィカルシーケンスプログラマ、デジタルベクタ編集・デバッガ、ロジックアナライザ、仮想計測パネル、Shmoo デバッガ、VI カーブレポートの自動生成 | システムに付属 |
| データとレポート | レシピ体系は再利用と保管に対応し、レポートを自動生成 | データ連携は技術仕様書で取り決めます |
| 設置と環境 | 空冷、動作温度 15 ~ 30 ℃、相対湿度 30 ~ 70 %、AC 220 V 50/60 Hz | 基本構成の公称値で、構成により変わります |
WORKFLOW
運用フロー
01 Open試験
02 Short試験
03 Leakage試験
04 Control試験
各項目の文章説明
- Open試験
- 全ピン開放状態で全チャネルの導通を確認
- Short試験
- 全ピンをショートプレートに接触させチャネル間短絡を確認
- Leakage試験
- 全ピン対ピン測定、判定基準 10 nA
- Control試験
- MCW / FPGA / ASIC / I²C / SPI 制御リソースの検証
EVIDENCE
実機と結果
FAT / SAT
導入プロセス
サンプル評価
技術仕様書
FAT
SAT
各項目の文章説明
- サンプル評価
- 対象、インターフェース、現状、不良モード、評価用サンプルを確認します。
- 技術仕様書
- 装置構成、測定方法、判定値、タクト、データ連携、責任範囲を確定します。
- FAT
- 合意したサンプルで機能、繰返し精度、報告書、異常処理を確認します。
- SAT
- 現場接続、教育、上流・下流インターフェース、残課題の対応を完了します。
CONFIGURATION
構成・受入条件
システム構成、選択機能、受入条件を以下に示します。
対応テスタ機種
納入済：Advantest T5830（440/480）、T5833（520）、V93000、Teradyne Magnum 5。製作中：Advantest T5221、CCTech C16/P16/P16+、Teradyne UltraFlex。開発中：XB1152、TM8000、SM0X00、M7、T5825。
交流測定
PBDATA 測定は全信号チャネルの伝送時間（TDR）を測定します。所要時間はピン数と構成により、技術仕様書で取り決めます。
能力上の位置づけ
同一システムアーキテクチャの中でDC、TDR、ロジック制御、機械検査をカバーし、ATE・リレーマトリクス・計測リソースの構成に応じて統合的に実行します。汎用のプローブカードアナライザは通常その一部のみを対象とします。
出展実績
2025 年の Semicon China（上海）、Semicon 東南アジア（シンガポール）、SWTest（米国）にいずれも実機を出展しました。
プラットフォーム中立
システムはお客様の tester、motherboard、プローブカード、工場インタフェースに合わせて構成し、特定のプローブカードメーカーや ATE プラットフォームには縛られません。品質・コスト・納期は商務契約で定めます。
ピンと走査パス
カード物理ピンからマトリクス走査パスへのマッピングはカード種別ごとに設計します。67,000 はカード側ピン容量、65,536 は独立走査パス上限で、別の量です。300,000 ピンへ拡張する PCT5801v2 アーキテクチャは技術面談でご紹介します。
本ページの情報深度
本ページは能力のヘッドラインと証拠等級を示します。モジュール仕様・所要時間・納入構成の詳細は技術仕様書で提示します。
カード仕様と接続条件をお知らせください
サンプル、既存装置、現在の課題、目標タクトをお送りください。1営業日以内に受領をご連絡します。