PCT5801 装机现场:测试机柜与探针台并排的实机照片

测试系统,不是探针卡分析仪

PCT5801 探针卡测试系统

PCT5801 位于 ATE 与探针卡之间,由全功能 ATE、继电器矩阵、motherboard 和探针卡组成一条端到端测试通路。它按项目复现指定的 tester 电气资源、motherboard 走线与控制资源条件,而不是只做静态电阻量测,因此能覆盖开路、短路、nA 级漏电、控制资源和 TDR 传输时间。

装机现场实拍:PCT5801 测试机柜与探针台并排,整片结果显示在旁边的屏幕上。
卡侧针数67,000 pin
ATE 资源256 pin/unit × 最多 4 unit
继电器矩阵1,024 ch/片 × 最多 64 片
卡接口ZIF / POGO
逐条文字说明
卡侧针数
当前平台容量;v2 架构目标 300,000
ATE 资源
全功能 ATE 前端
继电器矩阵
模块化扩展通道容量
卡接口
Bridge Beam 压合结构
设备与工程方案

适用场景

适用于以下探针卡制造、测试与维护环节。

出厂与维修后电测

ATE 接口前置验证

高通道扩展

逐条文字说明
出厂与维修后电测
对探针卡进行开短路、漏电和控制资源检查,形成可追踪报告。
ATE 接口前置验证
在占用生产测试机前,先验证 motherboard、通道和基础电气状态。
高通道扩展
以 1,024 通道模块组织容量,并按卡型与机架配置扩展。
SPECIFICATIONS

主要规格

具体配置根据卡型、接口、现场条件和验收项目确定。

卡侧针数当前平台容量 67,000 pin;PCT5801v2 架构目标 300,000 pinv2 规划同时具备 PinForce 与针尖 XYZ 能力,可与 DeepTouch 机械验证数据关联
ATE 资源256 pin / unit,最多 4 unit按目标卡型与测试项目配置
继电器矩阵1,024 通道 / 片,最多 64 片通道容量按针数需求扩展
Motherboard 接口ZIF / POGO,Bridge Beam接口形式按客户卡型设计
控制资源Relay / FPGA / ASIC 定制控制;MCW(T5830 / T5833);SPI 与 I²C(M5 / M7)控制方案随测试机平台匹配
模拟测试Kelvin 四线量测,DPS 器件电源用于精确模拟量测试
展开完整规格表
项目规格 / 配置说明
可配置测试资源控制、源测、数字、波形与信号捕获模块按测试项目选配模块规格在技术协议中提供
虚拟仪表源测、数字化仪、示波与频谱分析、Pin Map 可视化软件仪表面板
操作界面图形化可客制化 GUI测试流程与显示可按客户习惯调整
通道定义规格中的测试通道数指测试机侧电信号数,不等于探针卡针数避免把通道数直接读成针数
数字能力标配 16,384 通道;最大配置 65,536(矩阵扫描式测试路径)通道为测试机侧扫描信号,不等于探针卡针数;同时工作的仪器资源由所配单元决定
软件工具图形化序列编程器、数字向量编辑与调试器、逻辑分析仪、虚拟仪表面板、Shmoo 调试器、VI 曲线报告自动生成随系统提供
数据与报告配方体系支持复用与归档,报告自动生成数据接口在技术协议中约定
安装与环境风冷;工作温度 15 ~ 30 ℃、相对湿度 30 ~ 70 %;AC 220 V 50/60 Hz基础配置标称值,随配置变化
WORKFLOW

工作流程

  1. 01

    开路测试 Open

  2. 02

    短路测试 Short

  3. 03

    漏电流测试 Leakage

  4. 04

    控制信号测试 Control

逐条文字说明
开路测试 Open
所有针悬空条件下检查全通道连续性
短路测试 Short
所有针接触短路片,检查通道间短接
漏电流测试 Leakage
全针对针测试,判定基准 10 nA
控制信号测试 Control
MCW / FPGA / ASIC / I²C / SPI 控制资源验证
EVIDENCE

实机与结果

四把尺链路图:物理针数、可寻址节点、配置通道、同时仪器资源
四个不同的量、一条链路:卡侧物理针数 → 矩阵可寻址节点 → 测试机侧配置通道 → 同时工作的仪器资源。四个数字各是各的,不可互换;同时资源数随所配仪器,在技术协议中约定。
测试机主画面截图:DUT、ZIF、针脚位置与开路阻值、漏电流的逐针表格
测试机主画面:每一根针都按 DUT/ZIF/针脚位置列出,开路阻值与漏电流各判一次。
整片晶圆结果图截图:29 行管芯网格,绿色通过、红色不良,悬停显示针脚与通道
整片结果图:绿色通过、红色不良,点开一格就看到这颗管芯下面是哪几根针、接到测试机哪个通道。
母板接触区照片:环形压合面与接触件阵列
母板接触区实物:探针卡压合面与按通道分组的接触件。
FAT / SAT

项目实施

01

样品评估

02

技术协议

03

FAT 工厂验收

04

SAT 现场验收

逐条文字说明
样品评估
确认对象、接口、现状、失效模式和可用于验证的样品。
技术协议
确定配置、量测方法、阈值、节拍、数据接口和双方责任。
FAT 工厂验收
使用约定样品验证功能、重复性、报告和异常处理。
SAT 现场验收
完成现场联调、培训、上下游接口和遗留问题闭环。
CONFIGURATION

配置与验收

以下内容用于说明系统构成、选配项目和最终验收方式。

适配测试机平台

已适配并交付方案:Advantest T5830(440/480)、T5833(520)、V93000,Teradyne Magnum 5。方案制作中:Advantest T5221、CCTech C16/P16/P16+、Teradyne UltraFlex。方案开发中:XB1152、TM8000、SM0X00、M7、T5825。

交流测试

PBDATA 测试对所有信号通道做传输时间(TDR)量测;任务时间随针数与配置,在技术协议中约定。

能力定位

在同一系统架构中覆盖 DC、TDR、逻辑控制与机械检查,按 ATE、继电矩阵和仪器资源配置统一编排执行;通用探针卡分析仪通常只覆盖其中一部分。

出展记录

2025 年 Semicon China(上海)、Semicon 东南亚(新加坡)与 SWTest(美国)均以实机出展。

平台中立

系统按客户的 tester、motherboard、探针卡与工厂接口配置,不绑定单一探针卡厂或 ATE 平台;质量、成本与交期以商务合同约定。

针脚与扫描路径

探针卡物理针脚到矩阵扫描路径的映射按卡型设计;67,000 为卡侧针数容量口径,65,536 为独立扫描路径上限,两者不同量。PCT5801v2 面向 300,000 针的扩展架构在技术交流中介绍。

公开深度

本页给出能力头条与证据等级;模块规格、任务时间与交付配置细节在技术协议中提供。

把卡型、接口和目标交给工程团队

提交样品、现有设备、当前问题和目标节拍;我们将在 1 个工作日内确认收到。