분석기가 아니라 테스트 시스템
PCT5801 프로브 카드 테스트 시스템
PCT5801은 ATE와 프로브 카드 사이에 위치하며 풀 기능 ATE, 릴레이 매트릭스, motherboard, 카드로 종단 간 테스트 경로를 구성합니다. 정적 저항 측정에 그치지 않고 프로젝트에서 지정한 tester 전기 리소스, motherboard 배선, 제어 리소스 조건을 재현하기 때문에 Open, Short, nA급 누설, 제어 리소스, TDR 전송 시간까지 다룰 수 있습니다.
설치 현장 실사. PCT5801 테스터 캐비닛과 프로버가 나란히 있고 웨이퍼 전면 결과가 옆 화면에 표시됩니다.
각 항목의 문장 설명
- 카드 측 핀 수
- 현행 플랫폼 용량. v2 아키텍처 목표 300,000
- ATE 리소스
- 풀 기능 ATE 프런트엔드
- 릴레이 매트릭스
- 모듈식 채널 확장
- 카드 인터페이스
- Bridge Beam 압착 구조
장비 및 엔지니어링 솔루션
적용 분야
프로브 카드 제작, 테스트와 유지보수의 주요 적용 분야입니다.
출하 및 수리 후 전기 검사
ATE 투입 전 확인
고채널 확장
각 항목의 문장 설명
- 출하 및 수리 후 전기 검사
- Open, Short, Leakage와 제어 리소스를 확인하고 추적 가능한 결과를 만듭니다.
- ATE 투입 전 확인
- 생산 tester를 사용하기 전에 motherboard, 채널과 기본 전기 상태를 검사합니다.
- 고채널 확장
- 1,024채널 모듈을 단위로 카드와 랙 구성에 맞춰 확장합니다.
SPECIFICATIONS
주요 사양
최종 구성은 카드, 인터페이스, 설치 조건과 인수 항목에 맞춰 결정합니다.
전체 사양표 보기
| 항목 | 사양 / 구성 | 비고 |
|---|---|---|
| 구성 가능한 테스트 리소스 | 전류 모듈, 전압전류 소스측정 유닛, 디지털 I/O, 임의 파형 발생기와 디지타이저, 신호 캡처 모듈 | 테스트 항목에 따라 선택 |
| 가상 계측기 | 소스측정, 디지타이저, 오실로스코프와 스펙트럼 분석, Pin Map 시각화 | 소프트웨어 계측 패널 |
| 운영 화면 | 그래픽 기반 맞춤형 GUI | 테스트 흐름과 표시를 운영에 맞게 조정 |
| 채널 정의 | 규격의 테스트 채널 수는 테스터 측 전기 신호 수를 의미하며, 프로브 카드의 핀 수와 같지 않습니다 | 채널 수를 핀 수로 그대로 읽지 않도록 구분합니다 |
| 디지털 성능 | 표준 16,384 채널, 최대 구성 65,536(매트릭스 스캔식 테스트 경로) | 채널은 테스터 측 스캔 신호이며 프로브 카드 핀 수가 아닙니다. 동시에 동작하는 계측 리소스는 탑재 유닛에 따릅니다 |
| 소프트웨어 도구 | 그래픽 시퀀스 프로그래머, 디지털 벡터 편집·디버거, 로직 애널라이저, 가상 계측기 패널, Shmoo 디버거, VI 커브 리포트 자동 생성 | 시스템과 함께 제공 |
| 데이터와 리포트 | 레시피 체계는 재사용과 보관을 지원하며 리포트를 자동 생성 | 데이터 연계는 기술 사양서에서 약정합니다 |
| 설치와 환경 | 공랭식, 사용 온도 15 ~ 30 ℃, 상대 습도 30 ~ 70 %, AC 220 V 50/60 Hz | 기본 구성의 공칭값이며 구성에 따라 달라집니다 |
WORKFLOW
운영 절차
01 Open 테스트
02 Short 테스트
03 Leakage 테스트
04 Control 테스트
각 항목의 문장 설명
- Open 테스트
- 모든 핀 개방 상태에서 전 채널 도통 확인
- Short 테스트
- 모든 핀을 쇼트 플레이트에 접촉시켜 채널 간 단락 확인
- Leakage 테스트
- 전 핀 대 핀 측정, 판정 기준 10 nA
- Control 테스트
- MCW / FPGA / ASIC / I²C / SPI 제어 리소스 검증
EVIDENCE
실기와 결과
FAT / SAT
프로젝트 진행
샘플 평가
기술 사양서
FAT
SAT
각 항목의 문장 설명
- 샘플 평가
- 대상, 인터페이스, 현재 상태, 불량 유형과 평가용 샘플을 확인합니다.
- 기술 사양서
- 장비 구성, 측정 방법, 판정값, 택트, 데이터 연계와 책임 범위를 확정합니다.
- FAT
- 합의한 샘플로 기능, 반복성, 보고서와 이상 처리를 확인합니다.
- SAT
- 현장 연결, 교육, 상하위 인터페이스와 잔여 문제 처리를 완료합니다.
CONFIGURATION
구성 및 인수 조건
시스템 구성, 선택 기능과 인수 조건을 아래에 정리했습니다.
적용 테스터 플랫폼
납품 완료: Advantest T5830(440/480), T5833(520), V93000, Teradyne Magnum 5. 제작 중: Advantest T5221, CCTech C16/P16/P16+, Teradyne UltraFlex. 계획 중: XB1152, TM8000, SM0X00, M7, T5825.
교류 측정
PBDATA 측정은 전체 신호 채널의 전송 시간(TDR)을 측정합니다. 소요 시간은 핀 수와 구성에 따라 기술 사양서에서 약정합니다.
역량 위치
하나의 시스템 아키텍처 안에서 DC, TDR, 로직 제어, 기계 검사를 다루며, ATE·릴레이 매트릭스·계측 리소스 구성에 따라 통합적으로 실행합니다. 범용 프로브 카드 분석기는 보통 그 일부만 다룹니다.
전시 이력
2025년 Semicon China(상하이), Semicon 동남아시아(싱가포르)와 SWTest(미국)에 실기로 출품했습니다.
플랫폼 중립
시스템은 고객의 tester, motherboard, 프로브 카드, 공장 인터페이스에 맞춰 구성하며 특정 프로브 카드 업체나 ATE 플랫폼에 묶이지 않습니다. 품질·비용·납기는 상무 계약으로 정합니다.
핀과 스캔 경로
카드 물리 핀에서 매트릭스 스캔 경로로의 매핑은 카드 종류별로 설계합니다. 67,000 은 카드 측 핀 용량, 65,536 은 독립 스캔 경로 상한으로 서로 다른 양입니다. 300,000 핀으로 확장하는 PCT5801v2 아키텍처는 기술 미팅에서 소개합니다.
본 페이지의 정보 깊이
본 페이지는 능력 헤드라인과 증거 등급을 제시합니다. 모듈 사양·소요 시간·납품 구성 상세는 기술 사양서로 제공합니다.
카드 사양과 연결 조건을 알려주십시오
샘플, 기존 장비, 현재 문제와 목표 택트를 보내주십시오. 1영업일 이내에 접수 여부를 안내합니다.