開発中の設備 · 設計段階
ECP1010 全自動埋め込みIC基板検査装置
ICをPCBに埋め込むと、テストポイントは基板表面のpadだけになります。現在の量産ラインではICTによるオープン/ショート、リーク、指定LRCの検査が中心で、デバイスレベルの機能テストまではカバーできません。ECP1010はProbingが開発中の埋め込みチップPCB（Embedded Chip PCB）向け全自動テスト装置です。基板をバッチで自動搬入出し、ビジョンアライメントと圧接で接触を確立し、内蔵ATEテストユニットが1024チャンネルを直接測定、リレー拡張マトリクスで16,384チャンネルまで拡張して、埋め込まれたデジタル・アナログチップの電気パラメータと機能をテストします。本製品は設計・エンジニアリング段階にあり、本ページは設計資料の記載に基づきます。
カタログの設計レンダリングであり、実機写真ではありません。構造と構成は最終納入時のものが基準です。
装置・エンジニアリングソリューション
適用分野
埋め込みチップPCB基板テストにおける主な適用分野です。
埋め込みチップ基板の電気テスト
デジタル・アナログチップを埋め込んだPCB基板に対し、バッチで電気パラメータと機能のテストを行います。
プロセス検証と不良の特定
ATEグレードのボードリソースでデバイスパラメータと機能項目を実行し、不良を特定の基板まで絞り込みます。
トレーサビリティとマーキング
二次元コード認識で結果記録を紐付け、自動レーザーマーキングまで完了します。
SPECIFICATIONS
主な仕様
最終構成は、基板、インターフェース、設置条件、受入項目に合わせて決定します。
| 項目 | 仕様・構成 | 補足 |
|---|---|---|
| 製品段階 | 開発中、設計・エンジニアリング段階 | 量産納入実績なし。仕様は設計とともに更新 |
| テスト対象 | 埋め込みチップPCB（Embedded Chip PCB）基板 | デジタル・アナログチップの電気・機能テスト向け |
| 基板サイズ | 200 × 500 mm、カスタマイズ可 | 厚さ0.08 ~ 1.2 mm（カタログ記載値） |
| 接触方式 | プローブカード治具による両面圧接 | 提案資料には片面全面接触の構成も記載 |
| テストチャンネル | 1024チャンネルを直接測定 | リレー拡張マトリクスで16,384チャンネルまで |
| 運動系 | ブラシレスDCリニアモーター、一体成形フレーム | 速度1500 mm/s、加速度1.2 G、搬送精度±0.05 mm |
| ビジョンとマーキング | CCD 1組、二次元コード認識 | 自動レーザーマーキング装置付き（2024-07提案で追加） |
| 内蔵ATE · デジタル | 1024チャンネル、200 MHz、ベクタ深度128 M | DM64ボード：−1.25 ~ +7 V、±32 mA、18 bit AWG/DGT |
| 内蔵ATE · アナログ・高圧 | AVI ±64 V / ±500 mA；MVI ±128 V / ±5 A；HVI ±1000 V（並列で±2000 V） | TMU 0.373 Hz ~ 100 MHz、Tr/Tf測定可 |
| 内蔵ATE · 波形・収集 | LF 24 bit：200 ksps AWG / 625 ksps DGT；HF 16 bit：512 Msps AWG / 250 Msps DGT | オシロスコープボード1 Gsps、500 MHz、8000サンプルポイント |
| プロトコル対応 | I2C、SPI、JTAGおよび任意プロトコル | デバイス仕様に応じて構成 |
| ソフトウェア | グラフィカルシーケンスプログラミング、ベクタ編集・デバッグ、ロジック解析、仮想計測器、Shmoo、VIカーブレポート、STILReader、CATVert-VCD | 量産コントロールパネル、GPIBドライバ編集、リアルタイム結果レポート |
| ユーティリティ（提案資料の値） | AC 380 V 三相50 Hz、約8 kW | 装置全体 約1550 × 1400 × 1700 mm、約1200 kg |
| 設計改訂の方向 | 2024-07提案：基板範囲45 × 50 ~ 95 × 240 mm、厚さ0.1 ~ 2 mm；アライメント精度±5 μm（片面）；最小PAD 0.15 mm、ピッチ0.2 mm | カタログ記載値と併存し、最終的には技術合意書によります |
WORKFLOW
運用フロー
スタック搬入と合紙分離
バッチ基板を自動で仕分けし、搬入時に合紙を自動分離します。
ビジョンアライメントと圧接
CCDアライメント後に圧接し、テスト接続を確立します。
ATE電気テスト
デジタル・アナログのボードリソースがパラメータと機能のテスト項目を実行します。
マーキングと搬出
二次元コードで結果を紐付け、レーザーマーキング後の搬出時に合紙を自動挿入します。
FAT / SAT
導入プロセス
サンプル評価
対象、インターフェース、現状、不良モード、評価用サンプルを確認します。
技術仕様書
装置構成、測定方法、判定値、タクト、データ連携、責任範囲を確定します。
FAT
合意したサンプルで機能、繰返し精度、報告書、異常処理を確認します。
SAT
現場接続、教育、上流・下流インターフェース、残課題の対応を完了します。
CONFIGURATION
構成・受入条件
システム構成、選択機能、受入条件を以下に示します。
段階の表記
2023-06から2024-07までの4件の設計資料は仕様がなお更新中であることを示し、納入・検収の記録はありません。本ページは開発中の設備として記述し、ページの画像は設計レンダリングです。
パラメータの出典
仕様は2023-06の対外カタログに基づきます。2024-07提案の基板範囲・アライメント精度・レーザーマーキングは設計改訂の方向として別掲し、歴代提案資料の記載の差異は本ページに明示しています。
境界
内蔵ATEテストユニットのボードリソースは設計資料の記載に基づきます。テスト項目、判定値、最終構成は技術合意書で確定します。
基板仕様と接続条件をお知らせください
サンプル、既存装置、現在の課題、目標タクトをお送りください。1営業日以内に受領をご連絡します。