Probing Semiconductor 中文 / EN / 日本語 / 한국어 プロジェクト相談
開発中

ECP1010埋め込みIC基板検査装置

本装置は、埋め込みチップPCBの全自動電気テストを行い、1024チャンネルを直接測定します。

技術相談を送る PSTA20K ソケットテスター →
ECP1010 埋め込みIC基板検査装置の設計レンダリング：上部は搬入出と圧接機構、フレーム内にテストボードと電源設計レンダリング · 実機ではありません

主要な数値

テストチャンネル
1,024チャンネル直接測定 · リレーマトリクスで16,384まで拡張
基板サイズ
200 × 500mmカスタマイズ可 · カタログ記載値
移動速度
1,500mm/s加速度 1.2 G
搬送精度
±0.05mmブラシレスDCリニアモーター

PCBに埋め込まれたチップを、表面のpadから機能テスト

ICをPCBに埋め込むと、テストポイントは基板表面のpadだけになります。現在の量産ラインではICTによるオープン/ショート、リーク、指定LRCの検査が中心で、デバイスレベルの機能テストまではカバーできません。ECP1010は内蔵ATEテストユニットにより、埋め込まれたデジタル・アナログチップの電気パラメータと機能をテストします。

  1. 01スタック搬入と合紙分離

    バッチ基板を自動で仕分けし、搬入時に合紙を自動分離します。

  2. 02ビジョンアライメントと圧接

    CCDアライメント後に圧接し、テスト接続を確立します。

  3. 03ATE電気テスト

    デジタル・アナログのボードリソースがパラメータと機能のテスト項目を実行します。

  4. 04マーキングと搬出

    二次元コードで結果を紐付け、レーザーマーキング後の搬出時に合紙を自動挿入します。

適用分野

埋め込みチップ基板の電気テスト

デジタル・アナログチップを埋め込んだPCB基板に対し、バッチで電気パラメータと機能のテストを行います。

プロセス検証と不良の特定

ATEグレードのボードリソースでデバイスパラメータと機能項目を実行し、不良を特定の基板まで絞り込みます。

トレーサビリティとマーキング

二次元コード認識で結果記録を紐付け、自動レーザーマーキングまで完了します。

段階の表記

2023-06から2024-07までの4件の設計資料は仕様がなお更新中であることを示し、納入・検収の記録はありません。ページの画像は設計レンダリングです。

仕様

仕様は2023-06の対外カタログに基づきます。2024-07提案の設計改訂の方向は別掲します。

仕様表をすべて表示（14項目）
項目仕様 / 構成仕様・構成
製品段階開発中、設計・エンジニアリング段階量産納入実績なし。仕様は設計とともに更新
テスト対象埋め込みチップPCB（Embedded Chip PCB）基板デジタル・アナログチップの電気・機能テスト向け
基板サイズ200 × 500 mm、カスタマイズ可厚さ 0.08 ~ 1.2 mm（カタログ記載値）
接触方式プローブカード治具による両面圧接提案資料には片面全面接触の構成も記載
テストチャンネル1024チャンネルを直接測定リレー拡張マトリクスで16,384チャンネルまで
運動系ブラシレスDCリニアモーター、一体成形フレーム速度 1500 mm/s、加速度 1.2 G、搬送精度 ±0.05 mm
ビジョンとマーキングCCD 1組、二次元コード認識自動レーザーマーキング装置付き（2024-07提案で追加）
内蔵ATE · デジタル1024チャンネル、200 MHz、ベクタ深度128 Mデジタルドライバ／コンパレータボード：−1.25 ~ +7 V、±32 mA、18 bit 波形発生・取り込み
内蔵ATE · アナログ・高圧アナログ・中電力・高電圧の源測を試験項目に応じて構成モジュール仕様は技術仕様書で提示します
内蔵ATE · 波形・取り込み低周波 24 bit：200 ksps 発生 / 625 ksps 取り込み、高周波 16 bit：512 Msps 発生 / 250 Msps 取り込みオシロスコープボード 1 Gsps、500 MHz、8000サンプルポイント
プロトコル対応I2C、SPI、JTAGおよび任意プロトコルデバイス仕様に応じて構成
ソフトウェアグラフィカルシーケンスプログラミング、ベクタ編集・デバッグ、ロジック解析、仮想計測器、Shmoo、VIカーブレポート、STILReader、CATVert-VCD量産コントロールパネル、GPIBドライバ編集、リアルタイム結果レポート
ユーティリティ（提案資料の値）AC 380 V 三相50 Hz、約8 kW装置全体 約1550 × 1400 × 1700 mm、約1200 kg
設計改訂の方向2024-07提案：基板範囲45 × 50 ~ 95 × 240 mm、厚さ0.1 ~ 2 mm、アライメント精度±5 μm（片面）、最小PAD 0.15 mm、ピッチ0.2 mmカタログ記載値と併存し、最終的には技術合意書によります

内蔵ATEテストユニットのボードリソースは設計資料の記載に基づきます。テスト項目、判定値、最終構成は技術仕様書で確定します。

プロジェクトの進め方

  1. サンプル評価対象、インターフェース、現状、故障モード、検証に使えるサンプルを確認します。
  2. 技術仕様書構成、測定方法、しきい値、タクト、データインターフェース、双方の責任を定めます。
  3. FAT 工場受入合意したサンプルで機能、再現性、報告書、異常処理を検証します。
  4. SAT 現地受入現場での調整、トレーニング、上流・下流のインターフェース、残課題の対応を完了します。

関連ページ

PSTA20K ソケットテスターリレーマトリクスと専用motherboardで展開し、5,000チャネルを超えるパッケージソケットに対応。 試験・検証PCT5801、DeepTouch1000、適合マザーボード、PSTA20K。 すべての製品組立、試験、洗浄、保管、プローバサービス。

基板、インターフェース、目標をエンジニアリングチームへ

サンプル、既存装置、現在の課題、目標タクトをお知らせください。1営業日以内に受領をご連絡します。

技術相談を送る