개발 중 장비 · 설계 단계
ECP1010 완전 자동 임베디드 IC 기판 검사기
IC를 PCB에 임베딩하면 테스트 포인트는 기판 표면의 pad만 남습니다. 현재 양산 라인은 ICT로 오픈/쇼트, 리키지와 지정 LRC 검사를 수행하는 수준이어서 소자 레벨의 기능 테스트까지는 커버하지 못합니다. ECP1010은 Probing이 개발 중인 임베디드 칩 PCB(Embedded Chip PCB)용 전자동 테스트 장비입니다. 기판을 배치로 자동 로딩/언로딩하고 비전 얼라인먼트와 가압 접촉으로 연결을 확립하며, 내장 ATE 테스트 유닛이 1024채널을 직접 측정하고 릴레이 확장 매트릭스로 16,384채널까지 확장하여 임베딩된 디지털·아날로그 칩의 전기 파라미터와 기능을 테스트합니다. 본 제품은 설계·엔지니어링 단계에 있으며, 본 페이지는 설계 자료 기재 내용에 근거합니다.
카탈로그의 설계 렌더링이며 실물 사진이 아닙니다. 구조와 구성은 최종 납품 기준입니다.
장비 및 엔지니어링 솔루션
적용 분야
임베디드 칩 PCB 기판 테스트의 주요 적용 분야입니다.
임베디드 칩 기판 전기 테스트
디지털·아날로그 칩을 임베딩한 PCB 기판에 대해 배치 단위로 전기 파라미터와 기능 테스트를 수행합니다.
공정 검증과 불량 위치 특정
ATE급 보드 리소스로 소자 파라미터와 기능 항목을 실행하고 불량을 특정 기판까지 추적합니다.
추적성과 마킹
2D 코드 인식으로 결과 기록을 연계하고 자동 레이저 마킹으로 표시를 완료합니다.
SPECIFICATIONS
주요 사양
최종 구성은 기판, 인터페이스, 설치 조건과 인수 항목에 맞춰 결정합니다.
| 항목 | 사양 / 구성 | 비고 |
|---|---|---|
| 제품 단계 | 개발 중, 설계·엔지니어링 단계 | 양산 납품 실적 없음. 사양은 설계와 함께 갱신 |
| 테스트 대상 | 임베디드 칩 PCB(Embedded Chip PCB) 기판 | 디지털·아날로그 칩의 전기·기능 테스트 대상 |
| 기판 크기 | 200 × 500 mm, 맞춤 제작 가능 | 두께 0.08 ~ 1.2 mm (카탈로그 기준) |
| 접촉 방식 | 프로브 카드 지그, 양면 가압 접촉 | 제안 자료에는 단면 전면 접촉 구성도 기재 |
| 테스트 채널 | 1024채널 직접 측정 | 릴레이 확장 매트릭스로 16,384채널까지 |
| 구동 시스템 | 브러시리스 DC 리니어 모터, 일체 성형 프레임 | 속도 1500 mm/s, 가속도 1.2 G, 이송 정밀도 ±0.05 mm |
| 비전과 마킹 | CCD 1세트, 2D 코드 인식 | 자동 레이저 마킹 장치 탑재 (2024-07 제안에 추가) |
| 내장 ATE · 디지털 | 1024채널, 200 MHz, 벡터 깊이 128 M | DM64 보드: −1.25 ~ +7 V, ±32 mA, 18 bit AWG/DGT |
| 내장 ATE · 아날로그·고압 | AVI ±64 V / ±500 mA; MVI ±128 V / ±5 A; HVI ±1000 V (병렬 시 ±2000 V) | TMU 0.373 Hz ~ 100 MHz, Tr/Tf 측정 가능 |
| 내장 ATE · 파형·수집 | LF 24 bit: 200 ksps AWG / 625 ksps DGT; HF 16 bit: 512 Msps AWG / 250 Msps DGT | 오실로스코프 보드 1 Gsps, 500 MHz, 8000 샘플 포인트 |
| 프로토콜 지원 | I2C, SPI, JTAG 및 임의 프로토콜 | 소자 사양에 따라 구성 |
| 소프트웨어 | 그래픽 시퀀스 프로그래밍, 벡터 편집·디버그, 로직 분석, 가상 계측기, Shmoo, VI 커브 리포트, STILReader, CATVert-VCD | 양산 컨트롤 패널, GPIB 드라이버 편집, 실시간 결과 리포트 |
| 유틸리티 (제안 자료 기준) | AC 380 V 3상 50 Hz, 약 8 kW | 장비 전체 약 1550 × 1400 × 1700 mm, 약 1200 kg |
| 설계 개정 방향 | 2024-07 제안: 기판 범위 45 × 50 ~ 95 × 240 mm, 두께 0.1 ~ 2 mm; 얼라인먼트 정밀도 ±5 μm (단면); 최소 PAD 0.15 mm, 피치 0.2 mm | 카탈로그 기준과 병존하며 최종은 기술 협의서 기준 |
WORKFLOW
운영 절차
스택 로딩과 간지 분리
배치 기판을 자동으로 분리하고 로딩 시 간지를 자동 제거합니다.
비전 얼라인먼트와 가압
CCD 얼라인먼트 후 가압 접촉으로 테스트 연결을 확립합니다.
ATE 전기 테스트
디지털·아날로그 보드 리소스가 파라미터와 기능 테스트 항목을 실행합니다.
마킹과 언로딩
2D 코드로 결과를 연계하고 레이저 마킹 후 언로딩 시 간지를 자동 삽입합니다.
FAT / SAT
프로젝트 진행
샘플 평가
대상, 인터페이스, 현재 상태, 불량 유형과 평가용 샘플을 확인합니다.
기술 사양서
장비 구성, 측정 방법, 판정값, 택트, 데이터 연계와 책임 범위를 확정합니다.
FAT
합의한 샘플로 기능, 반복성, 보고서와 이상 처리를 확인합니다.
SAT
현장 연결, 교육, 상하위 인터페이스와 잔여 문제 처리를 완료합니다.
CONFIGURATION
구성 및 인수 조건
시스템 구성, 선택 기능과 인수 조건을 아래에 정리했습니다.
단계 표기
2023-06부터 2024-07까지의 설계 자료 4건은 사양이 아직 갱신 중임을 보여주며, 납품·검수 기록은 없습니다. 본 페이지는 개발 중 장비 기준으로 기술하며 페이지 이미지는 설계 렌더링입니다.
파라미터 출처
사양은 2023-06 대외 카탈로그에 근거합니다. 2024-07 제안의 기판 범위·얼라인먼트 정밀도·레이저 마킹은 설계 개정 방향으로 별도 기재하며, 각 제안 자료 간 기재 차이는 본 페이지에 명시합니다.
경계
내장 ATE 테스트 유닛의 보드 리소스는 설계 자료 기재에 근거합니다. 테스트 항목, 판정값, 최종 구성은 기술 협의서에서 확정합니다.
기판 사양과 연결 조건을 알려주십시오
샘플, 기존 장비, 현재 문제와 목표 택트를 보내주십시오. 1영업일 이내에 접수 여부를 안내합니다.